


Levels of logic



4. Elemente structurale ale unui cod VHDL (enumerare, descriere sumară)
 - *04 VHDL – elemente fundamentale, slide 41-42*


Fundamental VHDL Units

- ▶ A standalone piece of VHDL code is composed of at least three fundamental sections:

LIBRARY declarations: Contains a list of all libraries to be used in the design. For example: *ieee, std, work*, etc.


ENTITY: Specifies the I/O pins of the circuit.

ARCHITECTURE: describes how the circuit should behave.



LIBRARY

- ▶ A collection of commonly used pieces of code.
- ▶ Placing such pieces inside a library allows them to be reused or shared by other designs.




5. Moduri de descriere în VHDL (structural, flux de date, comportamental) – scurtă descriere, avantaje, dezavantaje, aria de utilizare ()

- *04 VHDL – elemente fundamentale, slide 61-66*

Design styles

- ▶ The combinational logic can be implemented in any of the VHDL design styles:
 - **structural**: a design composed of sub-blocks, analogous to writing a netlist of a schematic design
 - **dataflow**: Boolean equations
 - **behavioral**: algorithms

Example - Design styles



62

Design styles - Structural

```
architecture structural of demo is
  signal u1_out : std_logic;
  begin
  -- xor2 gate must be already defined in other vhd1 file
  -- see next examples
    u1: xor2 port map (i1 => a, i2 => b,
                      out => node);
    u2: xor2 port map (i1 => node, i2 => c,
                      out => y);
  end structural;
```

63

Design styles – dataflow

```
architecture dataflow of demo is
  signal node : std_logic;
  begin
    -- uses equations to express the result
    node <= a xor b; -- internal node
    y <= node xor c;
  end dataflow;
```

64

Design styles – behavioral

```
architecture behavior of demo is
  begin
    process (a, b, c)
    begin
      if ((a xor b xor c)='1') then y <= '1';
      else y <= '0';
      end if; -- the behavioral style is not clear in this example
    end process;
  end behavior;
```

65

Design styles

- ▶ A better example for design styles can be found in:
 - VHDL Comb Examples, DCD bin2sseg

6. Comparație între semnale și variabile în VHDL (mod de asignare)

- *04 VHDL – elemente fundamentale slide 107-108*

SIGNALS vs VARIABLES

	SIGNAL	VARIABLE
Assignment	<code><=</code>	<code>:=</code>
Utility	Represents circuit interconnects (wires)	Represents local information
Scope	Can be global (seen by entire code)	Local (visible only inside the corresponding PROCESS, FUNCTION, or PROCEDURE)
Behavior	Update is not immediate in sequential code (new value generally only available at the conclusion of the PROCESS, FUNCTION, or PROCEDURE)	Updated immediately (new value can be used in the next line of code)
Usage	In a PACKAGE, ENTITY, or ARCHITECTURE. In an ENTITY, all PORTS are SIGNALS by default	Only in sequential code, that is, in a PROCESS, FUNCTION, or PROCEDURE

10
:

Variable and Signal Assignments

- ▶ **Variables** use the `:=` operator.
- ▶ **Variables** are local to a process or subprogram, and their assignments take effect immediately.
- ▶ **Signals** use the `<=` operator.
- ▶ **Signals** need to be global in a process or subprogram, and their assignments take effect at the end of a process.
- ▶ **Signals** are the only means of communication between processes.

10
8


7. Modelarea unui circuit în VHDL
- 05 VHDL – cunoștințe avansate, slide 5, 6

Modell AND2

```
entity and2 is
  port ( a, b : in bit;
        y : out bit );
end and2;

architecture and2_behav of and2 is
begin

  y <= a and b after 5 ns;
end and2_behav;
```



timing


5

Modell MUX4

```
library ieee; use ieee.std_logic_1164.all;

entity mux4 is
  port ( I0, I1, I2, I3, a, b : in std_logic;
        Y : out std_logic );
end mux4;

architecture mux4 of mux4 is
  signal sel : integer;
begin
  sel := 0 when a = '0' and b = '0' else
        1 when a = '1' and b = '0' else
        2 when a = '0' and b = '1' else
        3 when a = '1' and b = '1' else
        4 ;
  with sel select
    Y <= I0 after 10 ns when 0,
    Y <= I1 after 10 ns when 1,
    Y <= I2 after 10 ns when 2,
    Y <= I3 after 10 ns when 3,
    Y <= 'X' after 10 ns when others ;
end mux4;
```



6

8. Multiplexor în VHDL, exemplu de cod


- 06 Exemple combinaționale, slide 6, 8, 10, 11

2-to-1 MUX (1 bit wide)


```
library ieee;
use ieee.std_logic_1164.all;

entity mux2to1 is
  port ( sel: in std_logic;
        a, b: in std_logic;
        y: out std_logic);
end mux2to1;

-- Solution 1: behavioral
architecture bhv of mux2to1 is
begin
  y <= a when sel = '0' else b;
end bhv;
```



2-to-1 MUX (8 bit wide)




```
library ieee;
use ieee.std_logic_1164.all;

entity mux2to1_8bit is
port (sel: in std_logic;
      A,B: in std_logic_vector (7 downto 0);
      Y: out std_logic_vector (7 downto
0));
end mux2to1;

architecture bhv of mux2to1_8bit is
begin
Y <= A when sel = '0' else B;
end bhv;
```

3

MUX 4:1, entity




```
library ieee;
use ieee.std_logic_1164.all;

entity mux4to1 is
port ( a, b, c, d: in std_logic;
      SEL: in std_logic_vector (1 downto 0);
      y: out std_logic);
end mux4to1;
```

4

Data Flow



```


-- solution 1: Data Flow
architecture mux1 of mux4to1 is
begin
  y <= (a and not SEL(1) and not SEL(0)) or
        (b and not SEL(1) and SEL(0)) or
        (c and SEL(1) and not SEL(0)) or
        (d and SEL(1) and SEL(0));
end mux1;

```

9. ALU în VHDL, exemplu de cod

- 06 Exemple combinaționale, slide 77-80

ALU



		100.0ns	200.0ns	300.0ns	400.0ns	500.0ns	600.0ns	700.0ns	800.0ns	900.0ns					
a	D 250	250	252	254	0	2	4	6	8	10					
b	D 0	0	1	2	3	4	5	6	7	8					
cin	0	0													
sel	D 0	0	2	4	6	7	8	10							
y	D 250	250	252	251	253	4	5	6	9	12	13	15	247	245	8

ALU

sel	Operation	Function	Unit
0000	$Y \leq A$	Transfer A	Arithmetic
0001	$Y \leq A + 1$	Increment A	
0010	$Y \leq A - 1$	Decrement A	
0011	$Y \leq B$	Transfer B	
0100	$Y \leq B + 1$	Increment B	
0101	$Y \leq B - 1$	Decrement B	
0110	$Y \leq A + B$	Add A and B	
0111	$Y \leq A + B + Cin$	Add A and B with carry	
1000	$Y \leq \text{not } A$	Complement A	Logic
1001	$Y \leq \text{not } B$	Complement B	
1010	$Y \leq A \text{ and } B$	AND	
1011	$Y \leq A \text{ or } B$	OR	
1100	$Y \leq A \text{ nand } B$	NAND	
1101	$Y \leq A \text{ nor } B$	NOR	
1110	$Y \leq A \text{ xor } B$	XOR	
1111	$Y \leq A \text{ xnor } B$	XNOR	

78

ALU

```
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;

entity ALU is
port (A, B: in std_logic_vector (7 downto 0);
      sel: in std_logic_vector (3 downto 0);
      cin: in std_logic;
      Y: out std_logic_vector (7 downto 0));
end ALU;

architecture dataflow of ALU is
    signal arith, logic: std_logic_vector (7 downto 0);
begin
```

79

ALU

```
----- Arithmetic unit: -----
with sel(2 downto 0) select
  arith <= A when "000",
         A+1 when "001",
         A-1 when "010",
         B when "011",
         B+1 when "100",
         B-1 when "101",
         A+B when "110",
         A+B+cin when others;

----- Mux: -----
with sel(3) select
  Y <= arith when '0',
       logic when others;
end dataflow;
```

```
----- Logic unit: -----
with sel(2 downto 0) select
  logic <= not A when "000",
         not B when "001",
         A and B when "010",
         A or B when "011",
         A nand B when "100",
         A nor B when "101",
         A xor B when "110",
         A xnor B when others;
```

90

10. Numărător modulo-m în VHDL, exemplu de cod


- [07 Exemple secvențiale, slide 68 - 69](#)

Mod-m Counter

```
library ieee;
use ieee.std_logic_1164.all;
use ieee.numeric_std.all;

entity mod_m_counter is
  generic ( N: integer := 4;      -- number of bits
           M: integer := 10);    -- mod-M

  port ( clk, reset : in std_logic;
        max_tick : out std_logic;
        Q: out std_logic_vector (N-1 downto 0));
end mod_m_counter;
```



93

Mod-m Counter

```
architecture arch of mod_m_counter is
    signal r_reg: unsigned (N-1 downto 0);
    signal r_next: unsigned (N-1 downto 0);
begin
    process(clk,reset)
    begin
        if (reset='1') then
            r_reg <= (others => '0');
        elsif (clk'event and clk = '1') then
            r_reg <= r_next;
        end if;
    end process;
    r_next <= (others => '0') when r_reg = (M-1) else
        r_reg + 1;
    Q <= std_logic_vector (r_reg);
    max_tick <= '1' when r_reg = (M-1) else '0';
end arch;
```

-- register

-- next-state logic

-- output logic

Sisteme de achiziții de date

Anul III

1. Amplificator cu modulare-demodulare cu chopper – utilizare, structura de principiu, explicarea funcționării pe bază de diagrame de timp.

[1] pag. 16, 17; [2] Cap2_ConditionareSemnale slide 26 la 28; [3] L2 pag. 1 la 3.

în amplitudine și fază, având structura din figura 2.2 (f_c este frecvența de tăiere a filtrului de intrare și f_p este frecvența semnalului purtător).

2.2.3. AMPLIFICATOR CU MODULARE-DEMULARE CU CHOPPER

Amplificatorul cu modulare-demodulare cu chopper funcționează cu semnal purtător de formă dreptunghiulară, ceea ce conduce la realizarea modulatorului și a demodulatorului cu comutatoarele K_1 și respectiv K_2 , conform structurii din figura 2.4.

Semnalul purtător dreptunghiular este modulat în amplitudine de semnalul de intrare u_p prin "chopping", figura 2.4. Frecvența de tăiere înfioroasă a amplificatorului de curent alternativ este suficient de mică, astfel încât unda dreptunghiulară modulată să treacă fără distorsiuni și, în același timp, mult mai mare decât frecvența maximă a semnalului de intrare. În aceste condiții, rezultă semnalul u_{ma} axat ca în figura 2.4. Din diagrama de timp a semnalului modulat u_{ma} , rezultă că faza accesului relativ la comanda sincronă K_1 este inversată pentru tensiuni de intrare u_p de polaritate diferită. Astfel, prin comanda sincronă (în fază) a comutatoarelor K_1 și K_2 se reconstituie polaritatea semnalului de intrare. Se precizează că, prin comanda în antifază a comutatoarelor K_1 și K_2 , se obține un amplificator în configurație inversoare. Filtrul de ieșire de tip trece jos, realizat cu R_f și C_f , elimină unda dreptunghiulară purtătoare din semnalul demodulat și permite obținerea tensiunii de ieșire u_c , care este semnalul de intrare u_p amplificat.

2.2.4. AMPLIFICATOR STABILIZAT CU CHOPPER

Amplificatorul stabilizat cu chopper utilizează metoda denumită Goldberg pentru îmbunătățirea performanțelor de curent continuu ale unui amplificator de bandă largă, prin utilizarea unui amplificator cu modulare-demodulare cu chopper.

Din structura de principiu a amplificatorului stabilizat cu chopper, figura 2.5, rezultă separarea pe două căi a componentelor de înaltă frecvență și, respectiv, a componentelor de joasă frecvență din spectrul semnalului de intrare u_p . Separarea se realizează cu filtrul trece sus K_1 , C_1 și respectiv cu filtrul trece jos K_2 , C_2 . Amplificarea componentelor de înaltă frecvență se realizează numai cu amplificatorul de bandă largă. Componentele de curent continuu și de joasă frecvență ale semnalului de intrare sunt amplificate inițial cu amplificatorul cu modulare-demodulare cu chopper în conexiune inversoare și apoi aplicate la intrarea neînversoare a amplificatorului de bandă largă. Rezultatul este tensiunea de decalaj a amplificatorului de bandă largă se raportează la intrarea amplificatorului stabilizat cu chopper prin factorul de amplificarea al amplificatorului cu modulare-demodulare cu chopper.




Fig. 2.4. Structura și diagramele de timp ale semnalelor corespunzătoare unui amplificator cu modulare-demodulare cu chopper.

Amplificator cu modulare-demodulare cu chopper

AMD cu chopper utilizează un semnal purtător de formă dreptunghiulară. Astfel, modulatorul și demodulatorul pot fi realizate simplu cu ajutorul unor comutatoare notate în figura 2.7 cu K_1 și respectiv, K_2 .

2.3 AMD cu chopper




Fig. 2.7. Structura de principiu a unui AMD cu chopper.

Funcționarea AMD cu chopper rezultă pe baza diagramelor de timp din figura 2.8.

2.3 AMD cu chopper




Fig. 2.8. Diagramele de timp corespunzătoare unui AMD cu chopper.

1. Amplificator cu modulare-demodulare cu chopper

Amplificatorul cu modulare-demodulare (AMD) este utilizat pentru amplificarea cu $60 \div 100$ dB ($1.000 \div 100.000$) a unor tensiuni de nivel foarte mic (microvolți sau milivolți) și de joasă frecvență. Acest lucru este posibil deoarece permite obținerea unor valori reduse ale derivatei tensiunii de decalaj în timp și cu temperatura.

În figura 1 se prezintă structura de principiu a unui AMD.




Fig. 1. Structura de principiu a unui AMD.

Cu ajutorul modulatorului se modulează un semnal purtător u_p cu semnalul de intrare u_i . Semnalul u_p are o frecvență mult mai mare decât frecvența maximă din spectrul semnalului u_i . Semnalul modulat, notat u_m , este amplificat de către un amplificator de curent alternativ.

Semnalul modulat și amplificat, notat u_{ma} , este adus la intrarea demodulatorului pentru a obține semnalul de intrare amplificat, notat u_e .

Prin această schemă de realizare a AMD, deriva tensiunii de decalaj a acestuia este dată în principal de circuitul modulator. Deriva circuitului demodulator se raportează la intrare prin factorul de amplificare al amplificatorului de curent alternativ. În proiectarea AMD se impune condiția ca modulatorul să aibe o derivă a tensiunii de decalaj redusă.

AMD cu chopper utilizează un semnal purtător de formă dreptunghiulară. Astfel, modulatorul și demodulatorul pot fi realizate simplu cu ajutorul unor comutatoare notate în figura 2 cu K_1 și respectiv K_2 .




Fig. 2. Structura de principiu a unui AMD cu chopper.

Semnalul purtător de formă dreptunghiulară comandă sincron cele două comutatoare. În acest caz AMD cu chopper este un amplificator neinversor. Dacă se dorește realizarea unui amplificator inversor, cele două comutatoare trebuie comandate în antifază.

Funcționarea AMD cu chopper rezultă pe baza diagramelor de timp prezentate în figura 3.

Banda de frecvență a amplificatorului de curent alternativ trebuie să fie suficient de mare astfel încât semnalul dreptunghiular modulat să treacă fără distorsiuni.

Tensiunea u_d de pe comutatorul K_2 este adusă la intrarea unui filtru trece jos cu ajutorul căruia se obține semnalul u_e cu aceeași formă de variație ca a semnalului u_i dar de valoare mai mare.




Fig. 3. Diagramele de timp ale semnalelor corespunzătoare unui AMD cu chopper.

2. Convertor tensiune-frecvență – structura de principiu, explicarea funcționării pe bază de diagrame de timp, funcția de transfer.

[1] pag. 24 la 26; [2] Cap2_ConditionareSemnale slide 34 și 35; [3] L3 pag. 1 și 2.

În cele ce urmează se va deduce funcția de transfer a amplificatorului de izolare pe baza ipotezei privind identitatea caracteristicilor celor două fotocuplaje. Din structura amplificatorului, figura 2.10, rezultă:

$$I_1 = \frac{u_i}{R_1} + \frac{E_1}{R_2}, \quad (2.11)$$

$$I_2 = \frac{u_e}{R_4} + \frac{E_2}{R_3},$$

unde I_1 și I_2 reprezintă curenții de colector corespunzători celor două fototranziatoare. Deoarece diodele electroluminescente ale celor două fotocuplaje sunt conectate în serie, rezultă:

$$I_1 = I_2. \quad (2.12)$$

Din relațiile (2.11) și (2.12) se obține funcția de transfer a amplificatorului de izolare

$$u_e = \frac{R_4}{R_1} u_i + R_4 \left(\frac{E_1}{R_2} - \frac{E_2}{R_3} \right). \quad (2.13)$$

Se constată că această funcție de transfer este liniară și independentă de caracteristicile fotocuplajelor, cu condiția enunțată anterior referitoare la identitatea caracteristicilor celor două fotocuplaje.

2.4. CONVERTOARE TENSIUNE-FRECVENȚĂ

2.4.1. STRUCTURA DE PRINCIPIU A UNUI CONVERTOR TENSIUNE-FRECVENȚĂ

Convertoarele tensiune-frecvență se utilizează pentru conversia semnalelor analogice în semnale numerice, ca o variantă simplă cu performanțe deosebite referitoare la rejecția prin integrare a perturbațiilor și la monotonicitatea caracteristicilor de transfer. De asemenea, informația de frecvență poate fi transmisă la distanță prin semnale numerice seriale (semnale dreptunghiulare), practic imune la perturbații, care pot trece prin izolatoare galvanice (inductive sau optice) fără a fi afectate de erori de frecvență.

Structura de principiu a unui convertor tensiune-frecvență, figura 2.11 a, conține un integrator realizat cu amplificatorul operațional AO, un comparator, un circuit basculant monostabil și un generator de curent de referință I_r .

Tensiunea de intrare u_i de polaritate pozitivă ($u_i \geq 0$) este aplicată în permanență la intrarea circuitului integrator și se consideră constantă în intervalul corespunzător unei perioade $T_e = 1/f_c$, a tensiunii u_c de la ieșirea convertorului. Aceasta considerată este aplicabilă în măsura

în care frecvența maximă din spectrul semnalului de intrare u_i este mult mai mică decât frecvența f_c corespunzătoare semnalului de ieșire. Astfel, integrarea tensiunii de intrare are ca rezultat variația liniară și cu panta negativă a tensiunii u_i de la ieșirea integratorului, figura 2.11 b. Când tensiunea u_i scade sub nivelul masei, circuitul comparator-COMP comută și declanșează circuitul basculant monostabil în stare evasistabilă. Pe durata t_r a acestei stări se comandă cuplarea comutatorului K și deci integrarea curentului de referință I_r . Deoarece

$$I_r > \frac{u_i}{R}, \quad (2.14)$$

unde u_i este valoarea maximă a tensiunii u_i și R rezistența integratorului, figura 2.11 a, se obține variația liniară cu panta pozitivă a tensiunii u_i în intervalul t_r . Rezultă funcționarea convertorului tensiune-frecvență conform diagramelor de timp din figura 2.11 b.




Fig.2.11. Convertor tensiune-frecvență: a - structura de principiu; b - diagrame de timp.

Pentru deducerea funcției de transfer a convertorului tensiune-frecvență se aplică principiul conservării sarcinii electrice la bornele capacității integratorului în intervalul corespunzător unei perioade T_e a tensiunii de ieșire u_f . Rezultă succesiv:

$$\frac{u_f \cdot T_e}{R} = I_r \cdot T_r, \quad (2.15)$$

$$f_e = \frac{1}{R \cdot I_r} \cdot u_f. \quad (2.16)$$

Relația (2.16) reprezintă funcția de transfer a convertorului tensiune-frecvență cu structura din figura 2.11.a.

2.4.2. CONVERTORUL TENSIUNE-FRECVENȚĂ VFC 32

Convertorul tensiune-frecvență VFC 32 este un circuit integrat care conține componentele structurii de principiu prezentate în paragraful precedent, și anume: amplificator operațional AO, comparator COMP, circuit basculant monostabil CBM, comutator K și generator de curent de referință I_r , figura 2.12. Ieșirea de frecvență a convertorului este de tipul colector în gol, realizată cu tranzistorul T din structura internă a circuitului integrat. Componentele rezistențiale și condensator ale integratorului realizat cu amplificatorul operațional AO sunt conectate în exteriorul circuitului integrat, la pini acestuia. Modul de conectare și valorile acestor componente sunt funcție de domeniul de variație al semnalului de intrare u_i și al semnalului de ieșire f_e .




Fig. 2.12. Structura internă a convertorului tensiune-frecvență VFC 32 și conectarea componentelor externe pentru tensiune de intrare pozitivă.

Circuitul exterior de conectare a amplificatorului operațional AO ca integrator conține potențiometre pentru ajustarea decalajului și câștigului pentru caracteristica de transfer a convertorului tensiune-frecvență. Durata t_r a stării ovasistabile a circuitului basculant monostabil este funcție de valoarea capacității condensatorului C_2 , conectat în exteriorul circuitului integrat, figura 2.12. Din datele de catalog corespunzătoare circuitului VFC 32 rezultă:

$$t_r = 7,5 \cdot 10^3 \cdot C_2. \quad (2.17)$$

În aplicații, valoarea capacității C_2 se alege în funcție de valoarea maximă f_{emax} a frecvenței de ieșire, astfel încât factorul de umplere al semnalului de ieșire la această frecvență să fie

$$\frac{t_r}{T_{emin}} = t_r \cdot f_{emax} = \frac{1}{4}, \quad (2.18)$$

conform specificațiilor din catalog. Din relațiile (2.17) și (2.18) rezultă

$$C_2 = \frac{1}{3 \cdot 10^4 \cdot f_{emax}}. \quad (2.19)$$

În figura 2.12 se prezintă conectarea circuitului VFC 32 în configurație de convertor tensiune-frecvență cu tensiune de intrare pozitivă. Funcția de transfer a convertorului tensiune-frecvență se deduce pe baza relației (2.15) având în vedere faptul că la curentul de intrare u_i/R se adaugă curentul I_d , figura 2.12. Se obține succesiv

$$\left(\frac{u_i + I_d}{R} \right) \cdot T_e = I_r \cdot t_r, \quad (2.20)$$

$$f_e = \frac{1}{R \cdot I_r \cdot t_r} \cdot u_i + \frac{I_d}{I_r \cdot t_r}. \quad (2.21)$$

Din funcția de transfer exprimată prin relația (2.21) rezultă că ajustarea decalajului se poate realiza prin reglarea valorii curentului I_d cu potențiometrul P_2 , iar ajustarea câștigului se poate realiza prin reglarea valorii rezistenței R cu potențiometrul P_1 . În cele ce urmează se pune problema de a preciza principalele relații de calcul al valorilor componentelor externe conectate la circuitul integrat VFC 32 dacă domeniul de variație a tensiunii de intrare este $0 \rightarrow u_{imax}$ și domeniul corespunzător al frecvenței tensiunii de ieșire este $0 \rightarrow f_{emax}$. Astfel, valoarea rezistenței R se obține din relația (2.21) considerând $I_d = 0$, $u_i = u_{imax}$ și $f_e = f_{emax}$. Rezultă

$$R = \frac{u_{imax}}{I_r \cdot t_r \cdot f_{emax}}. \quad (2.22)$$

Din relațiile (2.18) și (2.22) se obține

2.4 Convertoare tensiune-frecvență




Fig. 2.10. Structura de principiu a unui convertor tensiune frecvență.

Pentru funcționarea corectă a circuitului trebuie satisfăcută inegalitatea $I_r > u_{i\max}/R$.

2.4 Convertoare tensiune-frecvență




Fig. 2.11. Diagrame de timp corespunzătoare funcționării conv. tens.-frecv.

3. Convertor numeric analogic – relație de calcul a cuantei, funcția de transfer (ieșire curent, ieșire tensiune), definiții pentru eroarea de decalaj (de zero) și eroarea de câștig.
[1] pag. 33, 37, 40; [2] Cap3_CNA slide 8, 20; [3] L4 pag. 2, 5, 6.

3.3. CARACTERISTICI ALE CNA

Un convertor numeric analogic are la intrare un semnal numeric s_i exprimat printr-o secvență de variabile binare b_k , $k = 1, 2, \dots, N$ și dă la ieșire un semnal analogic s_e (curent sau tensiune) funcție de valoarea numerică a semnalului de intrare, în concordanță cu codul utilizat. Structura unui CNA cuprinde: circuite pentru generarea tensiunii sau curentului de referință, mutatoare electronice comandate de biții semnalului de intrare, rețea din rezistențe de precizie valori ponderate și circuit de însumare a curenților ponderați.

Principalele caracteristici ale convertoarelor numeric analogice, pe baza cărora se alege CNA pentru o aplicație, sunt: codul semnalului de intrare, rezoluția, precizia, viteza, stabilitatea temperatura, natura și domeniul semnalului de ieșire, cerințele privind referința și consumul putere.

Funcția de transfer a unui CNA liniar și unipolar este dată prin relația

$$s_e = K \cdot U_r \cdot D_{CF} \quad (3.11)$$

unde K este o constantă, U_r este tensiune de referință și D_{CF} este valoarea numerică a secvenței de intrare b_k , $k = 1, 2, \dots, N$ în codificare fracționară. Bitul b_1 reprezintă bitul de semnificație maximă (*MSB*, Most Significant Bit), iar b_N reprezintă bitul de semnificație minimă (*LSB*, Least Significant Bit).

Din relațiile (3.3) și (3.11) se obține

$$s_e = \frac{K \cdot U_r}{2^N} \cdot D_{CBN} \quad (3.12)$$

unde D_{CBN} este valoarea numerică a secvenței de intrare corespunzătoare codului binar natural.

Mărimea $K \cdot U_r$ din relațiile (3.11) și (3.12) reprezintă intervalul de variație a semnalului de ieșire (*FSR*, Full-Scale Range) și are valori tipice de: 2,5 V; 5 V; 10 V sau 2 mA.

Se consideră că semnalul de ieșire al CNA este curent, situație în care constanta K are dimensiunea $1/\Omega$. Rezultă funcția de transfer a unui CNA sub forma dată de relația

$$I_e = \frac{U_r}{2^N \cdot R} \cdot D_{CBN} \quad (3.13)$$

unde I_e este curentul de ieșire al CNA și R este o rezistență de referință.

Se pune problema de a obține, pe baza unui CNA unipolar cu funcția de transfer conform relației (3.13), un CNA bipolar corespunzător codului binar deplasat. Pentru deducerea sistematică a soluției acestei probleme se utilizează relațiile (3.5) și (3.13), din care rezultă succesiv

$$1LSB = \frac{FSR}{2^N} = \frac{K \cdot U_r}{2^N} \quad (3.27)$$

Pentru un CNA cu ieșire de curent și funcție de transfer conform relației (3.13), se obține

$$1LSB = \frac{U_r}{2^N \cdot R} \quad (3.28)$$

Rezoluția unui CNA este dată de numărul N de biți care compun secvența de intrare și poate fi exprimată prin valoarea mărimii $1LSB$.

Precizia (eroarea) absolută a unui CNA este dată de diferența între valoarea reală (măsurată) a semnalului de ieșire corespunzătoare unei secvențe de intrare și valoarea ideală, calculată pe baza funcției de transfer a CNA pentru aceeași secvență de intrare. Eroarea absolută include erorile de câștig, decalaj, neliniaritate, precum și derivatele acestora.

Neliniaritatea integrală (INL) a unui CNA este dată de diferența maximă între valorile reale ale semnalului de la ieșirea convertorului și valorile corespunzătoare rezultate din funcția de transfer liniară care trece prin punctele extreme ale caracteristicii reale. Aceste puncte extreme se obțin pentru secvențele de intrare 00...0 și 11...1, în cazul codurilor binar natural și binar deplasat. În cazul codului complementului doi punctele extreme se obțin pentru secvențele de intrare 100...0 și 011...1.

Neliniaritatea diferențială (DNL) a unui CNA este dată de diferența maximă față de variațiile de $1LSB$ ale semnalului de la ieșire corespunzătoare variațiilor între două valori succesive ale secvenței de intrare. O neliniaritate diferențială mai mare de $-1LSB$ conduce la o comportare nemonotonă a CNA (la creșterea între două valori succesive ale secvenței de intrare se obține scăderea valorii semnalului de ieșire). Utilizarea unui CNA nemonoton într-un sistem de achiziție și control poate conduce la instabilitate.

Pentru a exemplifica modul de definire a erorilor de neliniaritate integrală și diferențială, se consideră un CNA de trei biți cu funcția de transfer prezentată în figura 3.4. În aceeași figură este indicată funcția de transfer liniară construită între punctele extreme ale caracteristicii reale. Alături de figură sunt precizate valorile erorilor de neliniaritate integrală și diferențială corespunzătoare valorilor secvenței de intrare, respectiv tranzițiilor între aceste valori.

Erorile de decalaj, câștig și neliniaritate ale unui CNA trebuie precizate prin valori maxime corespunzătoare domeniului admis de temperaturi de lucru și domeniului de variație permis pentru tensiunea de alimentare.

Cel mai important parametru care caracterizează comportarea dinamică a unui CNA este timpul de stabilizare definit ca intervalul între momentul modificării secvenței de intrare și momentul stabilizării cu o eroare dată a ieșirii CNA la nivelul corespunzător intrării. În mod uzual, timpul de stabilizare este precizat pentru o modificare maximă a semnalului de la ieșirea CNA și pentru o eroare de $\pm 0,5LSB$ față de valoarea finală (stabilizată) a semnalului de ieșire, figura 3.5. Timpul de stabilizare apare datorită întârzierii la acționare a comutatoarelor din structura CNA, datorită vitezei finite de variație a semnalului de ieșire, precum și datorită procesului tranzitoriu cauzat de capacitățile și inductanțele parazite din structura CNA. Valorile uzuale ale timpului de stabilizare sunt cuprinse între 0,1 μs și 10 μs .

Din relațiile (3.31) și (3.2) rezultă funcția de transfer a CNA

$$U_e = \frac{R_1 \cdot U_r}{2^N \cdot R} \cdot D_{CBN} \quad (3.32)$$

CNA cu rețea de rezistențe cu valori ponderate binar este o variantă constructivă sim dar necesită o gamă largă de valori pentru rezistențele din rețea ($1 \dots 2^{N-1}$), dificil de realizare condiții de precizie ridicată. De asemenea, rezultă valori mici de rezistență corespunzătoare biți mai semnificativi ai CNA, cu consecința creșterii erorilor datorate rezistențelor comutatoarelor stare de conducție.




Fig.3.6. Structura de principiu a unui CNA cu rețea de rezistențe cu valori ponderate binar.

3.4.2. CNA CU REȚEA DE REZISTENȚE DE TIPUL R-2R

Structura acestui convertor, figura 3.7, cuprinde o rețea de rezistențe ale căror valori sunt R și $2R$. Rezistența echivalentă a rețelei R-2R, care încarcă sursa de tensiune de referință $-U_r$ este egală cu R , figura 3.7. Rezultă curentul de referință

$$I_r = \frac{U_r}{R} \quad (3.33)$$

Acest curent de referință se divide succesiv cu doi în nodurile rețelei. Se obțin curenti I_k , $k = 1, 2, \dots, N$, corespunzători comutatoarelor K_k , conform relației

$$I_k = \frac{I_r}{2^k} \quad (3.34)$$

Curentul de ieșire I_e este funcție de biții b_k din secvența de intrare și este dat de relația

3.3 CNA. Caracteristici

Funcția de transfer a unui CNA liniar și unipolar este dată prin relația:

$$s_e = K \cdot U_r \cdot D_{CF} , \quad (3.1)$$

unde K – constantă, U_r – tensiune de referință, D_{CF} – valoare numerică a semnalului de intrare, KU_r – FSR (Full-Scale Range)

Relația (3.1) poate fi scrisă și sub forma:

$$s_e = \frac{K \cdot U_r}{2^N} \cdot D_{CBN} . \quad (3.2)$$

Eroare de zero ($\Delta 0$) (eroare absolută) reprezintă valoarea mărimii de ieșire dacă la intrare s-a aplicat codul numeric pentru ieșire zero.

Eroare de câștig (ΔFR) reprezintă eroarea absolută a domeniului maxim al ieșirii. Dacă eroarea de zero nu este zero trebuie ținut cont de ea la calculul erorii de câștig.

Erorile de zero și de câștig pot fi exprimate și sub formă de erori raportate, mărimea la care se face raportarea poate fi FSR sau $1LSB$.

U_r – tensiune de referință,

D – valoarea zecimală a cuvântului binar aplicat la intrare,

D_{\max} – valoarea zecimală maximă ce poate fi aplicată la intrare (corespunde secvenței binare în care toți biții sunt pe 1 logic),

q – cuanta convertorului.

- Domeniul maxim al ieșirii (FR) reprezintă valoarea mărimii analogice ce se obține la ieșirea CNA dacă la intrare se aplică valoarea numerică maximă. Din relația (1) se poate scrie

$$FR = s_e(D_{\max}) = qD_{\max}. \quad (2)$$

- Capătul de scală (FSR) reprezintă valoarea mărimii analogice ce s-ar obține la ieșirea CNA dacă la intrare s-ar aplica valoarea $D_{\max}+1$. Capătul de scală este o mărime teoretică, utilizată în calcule. Practic nu poate fi obținută. Din relația (1) avem

$$FSR = q(D_{\max} + 1). \quad (3)$$

- Cuanta (q) sau cel mai puțin semnificativ bit (LSB) reprezintă cea mai mică variație a mărimii analogice de la ieșirea CNA ce se obține dacă codul de la intrare variază cu o unitate. Se poate calcula folosind FSR sau FR :

$$q = 1LSB = \frac{FSR}{2^N} = \frac{FSR}{D_{\max} + 1} = \frac{FR}{D_{\max}}. \quad (4)$$

- Rezoluția reprezintă numărul de stări distincte ale mărimii de la ieșirea convertorului. Ea poate fi exprimată prin valoarea mărimii 1LSB, prin numărul de biți sau prin numărul de nivele analogice posibile la ieșirea CNA.

Eroarea absolută se calculează ca diferență între valoarea măsurată (reală) și cea teoretică (de pe caracteristica ideală).

Eroarea raportată se calculează ca raport între eroarea absolută și o mărime la care se face raportarea. În cazul de față această mărime poate fi capătul de scală (FSR) sau cuanta (1LSB).

- Eroare de zero (Δ_0) (eroare absolută) reprezintă valoarea mărimii de ieșire dacă la intrare s-a aplicat codul numeric pentru ieșire zero.
- Eroare de câștig (Δ_{FR}) reprezintă eroarea absolută a domeniului maxim al ieșirii. Dacă eroarea de zero nu este zero trebuie ținut cont de ea la calculul erorii de câștig.




Fig. 4. Schema bloc a circuitului integrat DAC-08.

Pentru obținerea curentului de referință I_r se utilizează o sursă de tensiune de referință U_r și o rezistență R_r . Din legea lui Ohm avem:

$$I_r = \frac{U_r}{R_r}. \quad (5)$$

Pentru reducerea erorilor de decalaj datorate curenților de polarizare a intrărilor amplificatorului de referință, la intrarea V_{REF-} se conectează o rezistență egală cu R_r .

Amplificatorul de referință comandă tranzistoarele T, T_1, \dots, T_8 (bază comună). Rezultă că potențialele emitoarelor sunt egale (tranzistoarele se consideră identice). Aceste tranzistoare împreună cu rezistențele R și $2R$ formează o sursă multiplă de curent. În fiecare nod al rețelei R - $2R$ se produce o divizare a curenților. Astfel, se poate scrie:

$$I_k = \frac{I_r}{2^k}, \quad k = 1, 2, \dots, 8. \quad (6)$$

Curentul I_0 se obține prin însumarea curenților I_k pentru care comutatorul K_k este pe poziția 1. Acest lucru înseamnă că bitul corespunzător (b_k) ce comandă cheia are valoarea logică 1. Rezultă:

$$I_0 = \sum_{k=1}^8 b_k I_k = \sum_{k=1}^8 b_k \frac{I_r}{2^k} = I_r \sum_{k=1}^8 b_k 2^{-k}. \quad (7)$$

În relația (7) se utilizează codul fracționar. Pentru a utiliza codul binar natural (CBN) înmulțim și împărțim relația (7) cu 2^8 . Astfel se obține:

$$I_0 = \frac{I_r}{2^8} \sum_{k=1}^8 b_k 2^{8-k} = \frac{I_r}{2^8} D_{CBN} = q_i D_{CBN}, \quad (8)$$

unde q_i este cuanta CNA DAC-08.

Din relația (8) rezultă valoarea maximă a curentului I_0 și anume:

$$I_{0\max} = \frac{I_r}{256} 255 = I_r - q_i. \quad (9)$$

Curenții I_k care nu participă la formarea curentului I_0 vor forma curentul \bar{I}_0 (comutatoarele corespunzătoare sunt pe poziția 0). Prin urmare, relația dintre I_0 și \bar{I}_0 este:

$$I_0 + \bar{I}_0 = \frac{255}{256} I_r = I_{0\max} = \bar{I}_{0\max}. \quad (10)$$

3. Suportul hardware utilizat în lucrare

Studiul caracteristicilor convertorului numeric-analogic DAC-08 se va face cu ajutorul schemei din figura 5.




Fig. 5. Schema suportului hardware.

4. Convertor numeric analogic cu rețea de rezistențe R-2R – structura de principiu, funcție de transfer. [1] pag. 40,41; [3] L4 pag. 4, 5, 6.

Din relațiile (3.31) și (3.2) rezultă funcția de transfer a CNA

$$U_e = \frac{R_1 \cdot U_r}{2^N \cdot R} \cdot D_{C/N} \quad (3.32)$$

CNA curetea de rezistențe cu valori ponderate binar este o variantă constructivă simplă dar necesită o gamă largă de valori pentru rezistențele din rețea ($1 \dots 2^{N-1}$), dificil de realizat în condiții de precizie ridicată. De asemenea, rezultă valori mici de rezistență corespunzătoare bitilor mai semnificativi ai CNA, cu consecința creșterii erorilor datorate rezistențelor comutatoarelor în stare de conductie.




Fig. 3.6. Structura de principiu a unui CNA cu rețea de rezistențe cu valori ponderate binar.

3.4.2. CNA CU REȚEA DE REZISTENȚE DE TIPUL R-2R

Structura acestui convertor, figura 3.7, cuprinde o rețea de rezistențe ale căror valori sunt R și $2R$. Rezistența echivalentă a rețelei R-2R, care încarcă sursa de tensiune de referință $-U_r$, este egală cu R , figura 3.7. Rezultă curentul de referință

$$I_r = \frac{U_r}{R} \quad (3.33)$$

Acest curent de referință se divide succesiv cu doi în nodurile rețelei. Se obțin curentii I_k , $k = 1, 2, \dots, N$, corespunzător comutatoarelor K_k , conform relației

$$I_k = \frac{I_r}{2^k} \quad (3.34)$$

Curentul de ieșire I_e este funcție de biții b_k din secvența de intrare și este dat de relația

$$I_e = \sum_{k=1}^N b_k \cdot I_k \quad (3.35)$$

Din relațiile (3.33), (3.34) și (3.35) rezultă

$$I_e = \sum_{k=1}^N b_k \cdot \frac{U_r}{2^k \cdot R} = \frac{U_r}{R} \sum_{k=1}^N b_k \cdot 2^{-k} \quad (3.36)$$

Din relațiile (3.36) și (3.2) rezultă funcția de transfer a CNA

$$U_e = \frac{R_1 \cdot U_r}{2^N \cdot R} \cdot D_{C/N} \quad (3.37)$$




Fig. 3.7. Structura de principiu a unui CNA cu rețea de rezistențe de tipul R-2R.

CNA cu rețea de rezistențe de tipul R-2R nu prezintă dezavantajele variantei de convertor cu rețea de rezistențe cu valori ponderate. Astfel, rețeaua R-2R conține numai două valori de rezistență, care pot fi realizate în condiții de precizie ridicată și care sunt mult mai mari decât rezistențele comutatoarelor în stare de conductie.

3.5. CONVERTORUL NUMERIC ANALOGIC DAC 08

DAC 08 este un circuit integrat monolitic cu funcția de CNA de 8 biți, cu ieșiri de curent complementare și de tipul multiplicator. Astfel, la utilizarea circuitului DAC 08 în aplicații de CNA multiplicator, tensiunea de referință poate fi modificată în domeniul 1 la 40, cu




Fig. 2. Exemplu de calcul a erorilor de neliniaritate.

- Timpul de stabilizare (t_s) este intervalul de timp ce trece din momentul în care secvența de intrare a fost modificată până în momentul în care tensiunea ajunge la regimul staționar, cu o eroare dată. Timpul de stabilizare se măsoară pentru o modificare maximă a semnalului de la ieșire; eroarea maximă față de valoarea stabilizată a semnalului de la ieșire este de $\pm 0,5$ LSB.




Fig. 3. Măsurarea timpului de stabilizare pentru CNA.

2. Convertorul numeric-analogic DAC-08

Circuitul integrat DAC-08 este un CNA unipolar pe 8 biți cu ieșiri de curent complementare. Curenții sunt notați I_0 și \bar{I}_0 .

Schema bloc a CNA DAC-08 este prezentată în figura 4.

PLUS IDEM INTREBAREA 3 PARTEA CU DAC08

5. Conectarea unui convertor numeric analogic unipolar pentru conversie bipolară în codul complementului lui doi – structura de principiu, deducere matematică a funcției de transfer.